(19)日本国特許庁 (JP) (12) 公表特許公報(A)

(11)特許出願公表番号

特表2001-504279

(P2001-504279A)

(43)公表日 平成13年3月27日(2001.3.27)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコート* (参考)
H01L	27/10	451	H01L	27/10	451
	21/027			45/00	С
	45/00			21/30	5 7 9

		審查請求	未請求	予備審查請求	有	(全 29 頁)
(21)出願番号 (86) (22)出顧日 (85)翻訳文提出日 (86)国際出願番号 (87)国際公開番号 (87)国際公開日 (31)優先権主張番号 (32)優先日 (33)優先権主張国	特顯平10-531338 平成9年10月2日(1997.10.2) 平成11年4月2日(1999.4.2) PCT/US97/17711 WO98/36446 平成10年8月20日(1998.8.20) 08/724,816 平成8年10月2日(1996.10.2) 米国(US)		ーテッ アメリ ウス、 プレン アメリ クマレ	ロン、テクノロドド カ合衆国アイダンフェデラル、ウンス・ギルジェンクト、ギルジェンカ合衆国アイダンン、ドライブ、7	ホ州、 ェイ、 ホ州、 7000	ボーイズ、サ 8000 ボーイズ、マ

最終頁に続く

(54) 【発明の名称】 電極間に小面積のコンタクトを製造するための方法

(57) 【要約】

カルコゲナイドメモリで使用するための電極構造が開示 されている。この電極はほぼ切頭円錐形であり、酸化物 パターンの下方のポリシリコン層をアンダーカットエッ チングすることによって形成することが好ましい。この ような構造では、カルコゲナイド材料を通過する電流密 度を改善できる。




FIG.14

【特許請求の範囲】

1. 基板上に導電層を設ける工程と、

前記導電層の盛り上げられた部分を形成するように前記導電層をパターン化する工程と、

前記盛り上げられた部分を含む前記導電層上に絶縁層を設ける工程と、

前記導電層の前記盛り上げられた部分の一部を露出するように前記絶縁層の一部を選択的に除去する工程と、

を備えた電気的コンタクトを製造する方法。

2. 前記導電層は、第1の導電層を形成し、

更に、前記導電層の前記盛り上げられた部分の露出部にプログラム可能なレジスト性材料を堆積する工程と、

前記プログラム可能なレジスト性材料に接触する第2導電層を堆積する工程を含む、請求項1記載の方法。

- 3. 前記プログラム可能なレジスト性材料が、カルコゲナイド材料を含む、請求項2記載の方法。
 - 4. 導電層をパターン化する工程の前に、

前記導電層上に酸化物の層を形成する工程と、

離間した酸化物パターンを形成するように前記酸化物層をパターン化する工程とを更に含む、請求項3記載の方法。

- 5. 前記導電層をパターン化する工程が、各酸化物パターンよりも下方で前記第1導電層内に盛り上げられた部分が形成されるように、前記第1導電層をエッチングすることを含む、請求項4記載の方法。
- 6. 絶縁層を設ける工程が、前記盛り上げられた部分と同じ厚みに前記絶縁層を堆積することを含み、本方法が更に、

前記盛り上げられた部分の頂部部分を露出するように前記絶縁層部分を選択的に除去する工程を含む、請求項5記載の方法。

7. 各盛り上げられた部分にカルコゲナイド材料のパターンを形成する工程 と、カルコゲナイド材料の各パターンに第2導電層を形成する工程とを更に含む

- 、請求項6記載の方法。
- 8. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbのうちの少なくとも2つの組成物から成る群から前記カルコゲナイド材料を選択した、請求項7記載の方法。
- 9. 前記カルコゲナイド材料がTe.Ge,Sb,,,の比(ここでa、bおよびcは成分元素の総計が100%となり、a≤70、15≤b≤50となる原子%である)でTe、GeおよびSbを含む、請求項8記載の方法。
 - 10. 第1表面を有する基板と、

前記第1表面に設けられた、盛り上げられた部分を有する導電層と、

前記第1導電層に重なり、前記盛り上げられた部分の一部を露出する絶縁層と

前記第1導電層の前記盛り上げられた部分の前記露出した部分に接触するように設けられた、プログラム可能なレジスト性材料の層とを含み、前記盛り上げられた部分の前記露出した部分が前記第1導電層の前記盛り上げられた部分の他の部分よりも狭くなっている集積回路。

- 11. 前記導電層の前記盛り上げられた部分の高さが前記絶縁層の厚みにほぼ等しい、請求項10記載の集積回路。
- 12. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求項10記載の集積回路。
- 13. 前記導電層が第1の導電層であり、前記回路がプログラム可能なレジスト性材料の前記層に結合された第2導電層を更に含む、請求項10記載の集積回路。
- 14. 前記導電層の前記盛り上げられた部分がほぼ切頭円錐形となっている、請求項10記載の集積回路。
- 15. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbの うちの少なくとも2つの組成物から成る群から前記カルコゲナイド材料を選択し た、請求項12記載の集積回路。
 - 16. 前記カルコゲナイド材料がTe.Ge,Sb,,,,,の比(ここで a

- 、 b および c は成分元素の総計が 1 0 0 %となり、 a ≤ 7 0 、 1 5 ≤ b ≤ 5 0 とな の で T e 、 G e および S b を含む、請求項 1 2 記載の集積回路
- 17. 40≤a≤60であり、17≤b≤44である、請求項16記載の集 積回路。
- 18. 前記プログラム可能なレジスト性材料層を通過する総電流が2ミリアンペアである、請求項10記載の集積回路。
- 19. 第1部分および第2部分を有し、この第2部分から第1部分への方向に連続的に幅が狭くなっている第1電極と、

前記第1電極に接触するように設けられたプログラム可能なレジスト性材料の 層と、

プログラム可能なレジスト性材料の前記層に結合された第2電極とを含む集積回路。

- 20. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求項19記載の集積回路。
- 21. 前記プログラム可能なレジスト性材料および前記第2電極を囲む絶縁材料の層を更に含む、請求項19記載の集積回路。
- 22. プログラム可能なレジスト性材料の前記層が切頭円錐形形状である、 請求項19記載の集積回路。
 - 23. 複数のメモリセルを含み、前記各メモリセルが、

第1部分および第2部分を有し、この第2部分から第1部分への方向に連続的 に幅が狭くなっている第1電極と、

前記第1電極に接触するように設けられたプログラム可能なレジスト性材料の層と、

プログラム可能なレジスト性材料の前記層に結合された第2電極とを含む集積回路メモリ。

24. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求項23記載の集積回路メモリ。

- 25. 各メモリセルが、前記プログラム可能なレジスト性材料および前記第2電極を囲む絶縁材料の層を更に含む、請求項23記載の集積回路メモリ。
- 26. 前記第1の電極が切頭円錐形形状である、請求項23記載の集積回路メモリ。
 - 27. 半導体基板に導電層を塗布する工程と、

前記導電層に離間したパターンを有する酸化物層を塗布する工程と、

各酸化物層パターンの下方にて、前記導電層内に先端部分が形成されるよう、 前記導電層をエッチングする工程と、

前記導電層の先端部分をカバーするように前記導電層上に絶縁層を堆積する工程と、

前記導電層の先端部分の頂部部分を露出するように前記絶縁層の一部を選択的に除去する工程とを備えた、集積回路内に導電路を製造する方法。

- 28. 導電路の各先端部分の高さとほぼ同じ厚みに前記絶縁層を堆積する、 請求項27記載の方法。
- 29. 前記除去する工程が、先端部分の頂部部分を露出するように、化学的機械的な研磨を行うことを含む、請求項28記載の方法。
 - 30. 基板に第1導電層を塗布する工程と、

前記第1導電層に、複数の離間したパターンを含む酸化物層を塗布する工程と、酸化物層パターンの各々の下方に先端部分が形成されるように、前記第1導電層をエッチングする工程と、

前記酸化物層を除去する工程と、

前記先端部分を含む前記第1導電層に絶縁層を堆積する工程と、

先端部分の頂部表面を露出するように、前記絶縁層の一部を除去する工程と、 各先端部分の頂部表面にカルコゲナイド材料の層を塗布する工程と、

カルコゲナイド材料の各層に第 2 導電材料を塗布する工程とを含む、カルコゲナイドメモリセルを製造する方法。

3 1. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbの うちの少なくとも 2 つの組成物から成る群から前記カルコゲナイド材料を選択し た、請求項30記載のカルコゲナイドメモリセルを製造する方法。

3 2 . 前記カルコゲナイド材料がTe。Ge。Sb」。。-(1,1,6) の比(ここでa、bおよびcは成分元素の総計が100%となり、a≦70、15≦b≦50となる原子%である)でTe、GeおよびSbを含む、請求項31記載のカルコゲナイドメモリセルを製造する方法。

3 3 . 4 0 ≤ a ≤ 6 0 であり、1 7 ≤ b ≤ 4 4 である、請求項 3 2 記載のカルコゲナイドメモリセルを製造する方法。

【発明の詳細な説明】

電極間に小面積のコンタクトを製造するための方法

発明の背景

A. 発明の分野

本発明は、一般的には半導体製造技術に関し、より詳細には、相変化可能なメモリ、例えばカルコゲナイドメモリセルで使用するための、上下の電極の間に狭い面積のコンタクトを製造するための方法に関する。

B. 従来技術の説明

電子メモリアプリケーションのために、電子的に書き換え可能な、かつ消去可能な相変化する材料、例えばほぼアモルファス(非晶質)状態とほぼ結晶質状態との間、または結晶質状態に維持されながら異なる抵抗状態の間で電気的にスイッチングできる材料を使用することは、当技術分野で周知となっている。相変化する材料を使用することは、例えば、オブシンスキー(0vshinsky)外の名義の米国特許第5,296,716号に開示されており、この米国特許の開示内容を本明細書で従来例として引用する。この米国特許第5,296,716号は、ほぼ現在の技術状態を示すものであり、カルコゲナイド材料の動作の現在の理論を説明しているものと考えられる。

一般的に、前記オプシンスキー特許に開示されているように、かかる相変化する材料は、材料がほぼアモルファス状態となっている第1構造状態と材料がほぼ結晶質の局部的秩序を有する第2の構造状態との間で電気的にスイッチングできる。この材料は完全なアモルファス状態と完全な結晶質状態との間の全晶質状態にわたり、局部的秩序の異なる検出可能な状態の間に電子的にスイッチングすることもできる。すなわちかかる材料のスイッチングは、完全なアモルファス状態

と完全な結晶質状態との間で行う必要はなく、むしろこの材料は完全なアモルファス状態から完全な結晶質状態までの全晶質状態に広がる局部的秩序の多数の状態によって表示される「グレースケール(gray scale)」を与えるよう、局部的秩序の変化を示す増分的なステップでスイッチングすることができる。

カルコゲナイド材料はその状態に応じて異なる電気的特性を示す。例えばこの

材料がアモルファス状態にあると、結晶質状態よりも低い電気伝導度を示す。カルコゲナイドメモリセルを作動するにはカルコゲナイド活性領域と称されるカルコゲナイドメモリ材料のある領域に、一般に10°~10′A/cm¹の間の電流密度の電流パルスを加え、微細孔内に含まれる活性領域内のカルコゲナイド材料の結晶質状態を変化させる必要がある。このような電流密度は、まず下方電極材料上に堆積された誘電材料内に小さい開口部を設けることによって得ることができる。次に、誘電層上の開口部内に一般に窒化シリコンから成る第2の誘電層を堆積する。この第2の誘電層は一般に約40オングストロームの厚さとなっている。次に、第2の誘電層上、かつ開口部内にカルコゲナイド材料を堆積し、次にこのカルコゲナイド材料上に上部電極材料を堆積する。電極材料として一般に炭素が使用されるが、これまで他の材料、例えば窒化モリブデンおよび窒化チタンも使用されている。次に、周知の焼成方法により第2の誘電層内に小孔を形成することにより、カルコゲナイド材料から下方の電極材料まで導電路を設けることにより、カルコゲナイド材料から下方の電極材料まで導電路を設けることにより、カルコゲナイド材料から下方の電極材料まで導電路を設ける

焼成を行うには、カルコゲナイド材料を通過し、第2の誘電層の誘電降伏を生じさせる初期の大電流パルスを構造体に流し、よってメモリセルを通過するように設けられた小孔を通る導電路を設ける。焼成には大電流が必要であり、かつ長い検査時間が必要であるので、高密度メモリ製品に対しては窒化物の薄膜を電気的に焼成することは望ましくない。

小孔内のカルコゲナイドメモリセルの活性領域は広い範囲の大きさおよびパルス幅の印加電圧パルスに応答して、結晶質構造を変えるものと考えられている。

これらの結晶質構造の変化はカルコゲナイド活性領域のバルク抵抗を変える。これら装置のダイナミックレンジが広いこと、そのレスポンスが線形であることおよびヒステリシスがないことにより、これらのメモリセルに多数のビット記憶機能が与えられている。

ファクター、例えば孔の寸法 (例えば直径、厚みおよび容積)、カルコゲナイドの組成、信号パルスの長さおよび信号パルスの波形は、抵抗のダイナミックレンジの大きさ、ダイナミックレンジの絶対的上下限点の抵抗およびこれら抵抗にメモリセルを設定するのに必要な電流に影響している。例えば比較的大きい孔径

、例えば約1ミクロンであると、プログラム電流条件はより高くなるが、他方、 孔径が比較的小さいと、例えば、約500オングストロームである結果として、 プログラム電流条件は低くなる。必要なプログラム電流を低減する際に最も重要 なファクターは、孔の断面積である。

メモリセルのカルコゲナイド活性領域の結晶質状態を調整するのに必要なエネルギー入力は、孔の径方向の最小寸法の大きさに直接比例する。すなわち孔のサイズがより小さくなると、エネルギー入力条件も小さくなる。従来のカルコゲナイドメモリセルの製造技術はフォトリソグラフィのサイズ限界によって制限される径方向の最小孔寸法、直径すなわち孔の幅を定めている。この結果、孔のサイズは約0.35ミクロンまでの径方向の最小寸法となっている。しかしながら、メモリセルへの書き込みを行う電流密度を改善するためには、孔の寸法を更に小さくすることが望ましい。

発明の概要

本発明は、上記問題の一つ以上の作用を解消または少なくとも低減するものである。特に本発明は、接触面積がフォトリソグラフィ技術の限界よりも小さい最小寸法となり、よって作動中のカルコゲナイド活性領域への必要なエネルギー入力を低減するように、カルコゲナイドメモリセルの電極の間に狭い接触面積を形

成する方法を提供するものである。これらの電極はカルコゲナイドメモリセルを通る電流の制御を改善できるような材料特性を提供するように更に選択される。 この結果、メモリセルはメモリアレイをより密にするように、より小さくすることができ、メモリセルに対する全電力条件が最小にされる。

次の説明の一部で本発明の別の利点を記載し、一部はこの説明から明らかとなるし、また本発明を実施することによって認識できよう。

本明細書に広義に記載し、具現化される本発明の目的によれば、本発明は、基板上に第1導電層を設ける工程と、前記第1導電層の盛り上げられた部分を形成するように前記第1導電層をパターン化する工程と、前記盛り上げられた部分を含む前記第1導電層上に絶縁層を設ける工程と、前記第1導電層の前記盛り上げられた部分の一部を露出するように前記絶縁層の一部を選択的に除去する工程と

を備えた半導体装置を製造する方法を提供するものである。

別の観点によれば、本発明は、第1表面を有する基板と、前記第1表面に設けられた、盛り上げられた部分を有する第1導電層と、前記第1導電層に重なり、前記盛り上げられた部分の一部を露出する絶縁層と、前記第1導電層の前記盛り上げられた部分の前記露出した部分に接触するように設けられた、プログラム可能なレジスト性材料の層とを含み、前記盛り上げられた部分の前記露出した部分が前記第1導電層の前記盛り上げられた部分の他の部分よりも狭くなっている集積回路を提供するものである。

更に別の観点によれば、本発明は、第1部分および第2部分を有し、この第2部分から第1部分への方向に連続的に幅が狭くなっている第1電極と、前記第1電極に接触するように設けられたプログラム可能なレジスト性材料の層と、プログラム可能なレジスト性材料の前記層に結合された第2電極とを含む集積回路を提供するものである。

上記の一般的な説明と下記の詳細な説明の両方は、典型的かつ説明的なもので

あって、請求の範囲にあるような、それぞれの発明を説明したものではないこと を理解すべきである。

図面の簡単な説明

本明細書の一部に組み込まれ、この一部を構成する添付図面は、本発明の説明と共に本発明の一実施形態を示し、本発明の原理を説明している。図中、

図1は、本発明の好ましい実施形態に係わる窒化チタンの基板にポリシリコン の層を堆積することを示す部分断面図である。

図2は、ポリシリコンの層に酸化シリコンの層およびレジスト材料の層を堆積することを示す部分断面図である。

図3は、エッチング、マスキングおよびフォトレジスト剥離技術を用いてレジスト材料の層および酸化シリコン層においてエッチングされるコンタクトパターンの部分断面図である。

図4(a)は、レジスト材料および酸化シリコン層から形成された、ほぼ長方形のコンタクトパターンの上面図である。

図4 (b) は、レジスト材料および酸化シリコン層から形成された、ほぼ円形のコンタクトパターンの上面図である。

図 5 は、剥離エッチング技術を用いてレジスト材料層を剥離した後の装置の部 分断面図である。

図 6 は、ポリシリコン材料の層内に切頭円錐形の先端を形成するのに、従来のアンダーカット等方性エッチング技術を用いてエッチングされる酸化シリコン層パターンでカバーされていない、ポリシリコン材料の層の一部の部分断面図である。

図7は、従来の湿式エッチング技術を用いてコンタクトパターンを除去した後の装置の部分断面図である。

図8は、先端を含む、ポリシリコン材料の層を分離するのに、従来の薄膜堆積

方法を用いて、先端を含むポリシリコン材料の層に絶縁材料の層を堆積する工程 の部分断面図である。

図9は、従来の化学的、機械的平坦化(CNT)方法を用いて、絶縁材料の層の平坦化を行う工程の部分断面図である。

図 1 0 は、従来の薄膜堆積方法を用いて堆積するカルコゲナイド材料層の部分 断面図である。

図11は、従来の薄膜堆積技術を用いてカルコゲナイド層の上に堆積された導電性材料の層の部分断面図である。

図 1 2 は、従来のマスキングおよびエッチング技術を用いてエッチバックされた後のカルコゲナイド材料の層および導電性材料の第 2 層の部分断面図である。

図 1 3 は、従来の薄膜堆積技術を用いて塗布された絶縁材料の第 2 層の部分断面図である。

図 1 4 は、エッチバックされた後の絶縁材料の第 2 層の部分断面図である。

図 1 5 は、上部導電性グリッド層を含む完全なカルコゲナイドメモリセルの部 分断面図である。

好ましい実施形態の説明

カルコゲナイド材料を介し、下方電極と上方電極との間のコンタクトの面積を

従来のフォトリソグラフィ技術を用いて現在得られる面積よりも狭くする、カルコゲナイドメモリの電極の間に小面積のコンタクトを製造する方法が提供される。特に本発明の好ましい実施形態は、下方電極上に先端を形成することにより、下方電極と上方電極との間に最小面積のコンタクトが形成されるカルコゲナイドメモリのための電極を製造する方法を提供するものである。このように、0.00785μm²もの狭い最小面積のコンタクトを有する下方電極が得られる。従って、現在好ましい実施形態は、こうして得られたカルコゲナイドメモリを通過する電流の制御を改善するので、作動中にカルコゲナイド活性領域に必要な総電流

およびエネルギー入力を低減する。カルコゲナイド活性領域を通過する総電流は2ミリアンペア(mA)である。従って、好ましい実施形態が必要とする電流密度は1×10'A/cm'である。更に、好ましい実施形態によりメモリセルをより小さく製造できるので、より密なメモリアレイを製造することができ、メモリセルに対する全体の電力条件を最小にできる。

次に、添付図面に一例が示されている本発明の好ましい実施形態について詳細 に説明する。種々の図にわたって可能であれば、同じまたは同様な部品を示すた めに同一の参照番号を使用することとする。

図面、特に図1~15を参照し、カルコゲナイドメモリのための上方電極と下方電極との間に小面積のコンタクトを製造する方法の好ましい実施形態について説明する。図1に示されるように、従来の薄膜堆積方法、例えば化学的気相成長法(CVD)を用いて基板20に導電性材料、好ましくはポリシリコンの層22を堆積する。この導電性材料の層22は5000~7000オングストロームの範囲のほぼ均一な厚みを有することができ、好ましくは約6500オングストロームのほぼ均一な厚みを有する。基板20の導電性材料、例えばシリコン、TiN、炭素、WiSi,またはタングステンから構成でき、好ましくはシリコンから構成される。基板20は更にカルコゲナイドメモリのアレイにアクセスするのに使用される下方電極グリッド(図示せず)を含むことが好ましい。

次に、好ましくはCVDにより基板22に酸化シリコンの層23を堆積する。

この層は500オングストロームの厚みを有することが好ましい。図2に示されるように、酸化シリコン層23上にレジスト材料の層24を塗布する。このレジスト材料の層24は約15000オングストロームのほぼ均一な厚みを有することが好ましい。

次に、図3に示されるように、従来のマスキング、露光、エッチングおよびフォトレジスト剥離技術を用いてレジスト層24および酸化シリコン層23内でコ

ンタクトパターン 2 6 をエッチングする。このコンタクトパターン 2 6 は図4(a)に示されるようにほぼ長方形のブロックまたは図4(b)に示されるようにほぼ円形のブロックとしてレジスト層 2 4 および酸化シリコン層 2 3 から形成できる。このコンタクトパターン 2 6 は従来のコンタクト孔マスクを使用して形成し、図4(b)に示されるような、ほぼ円形のブロックとすることが好ましい。コンタクトパターン 2 6 の横方向の最小寸法は約0.4μmとなることが好ましい。コンタクトパターン 2 6 はポリシリコン層 2 2 に共通するほぼ水平の底部表面 2 8 と外周部のほぼ垂直な側壁 27を含む。

次に、図5に示されるように、酸化シリコン層23内にコンタクトパターン26をパターン形成した後に、従来の剥離技術を用いてレジスト層24を除去する。従って、酸化シリコン層23はコンタクトパターン26のままである。その後、ポリシリコン層22をエッチングする際に酸化シリコン層23のコンタクトパターンをマスキング層として使用する。

酸化シリコン層のパターン 2 3 によってカバーされていないポリシリコン層 2 2 部分をエッチングし、湿式エッチングまたは乾式プラズマエッチング技術を用いて酸化シリコンパターン 2 3 の下方部分をアンダーカットし、図 6 に示されるようにポリシリコン層 2 2 内に切頭円錐形の先端 3 0 を形成する。この結果得られる先端 3 0 は、好ましくは約 0 . 1 μmの最小の横方向の切頭部の寸法を有する切頭円錐形となる。先端 3 0 のベース部分はコンタクトパターン 2 6 の横方向の寸法と同じ寸法である、約 0 . 4 μmの最小の横方向のベース寸法を有することが好ましい。この先端 3 0 の高さは約 2 0 0 0 オングストロームとなることが好ましい。図 7 に示されるように、従来の湿式エッチング技術を用いて酸化シリ

コン層のパターン 2 3 の除去を行う。こうしてコンタクトパターン 2 6 は 0 . 0 0 7 8 5 μ m² [π× (0 . 1 / 2)²] の層 2 2 の切頭円錐形の先端 3 0 のベースの接触面積を定めるための手段となる。

従来の薄膜堆積方法、例えばCVDを用いて先端30を含むポリシリコン層22に絶縁材料の層32を堆積し、図8に示されるように先端30を含むポリシリコン層22を分離する。絶縁材料の層32は約2000~5000オングストロームのほぼ均一な厚みを有することができ、好ましくは約2000オングストローム、すなわち先端30の高さと同じ厚みのほぼ均一な厚みを有する。絶縁材料の層32は酸化シリコンまたは窒化シリコンから構成でき、好ましくは酸化シリコンから構成される。

次に、図9に示されるように、従来の化学的機械的平坦化(CMP)方法を使用して絶縁材料の層32を平坦化することが好ましい。次に、CMP方法を実行してポリシリコン層22上に形成された先端30の頂部表面24を露出する。ポリシリコン層22は下方電極と称することもできる。

次に、従来の半導体処理技術、例えば薄膜堆積、マスキングおよびエッチング 方法を用いてポリシリコン層 2 2 の先端 3 0 を組み込み、カルコゲナイドメモリ セルを形成する。図 1 5 に示されるように、このカルコゲナイドメモリ層はカル コゲナイド材料の層 3 4 と、上方電極として働く導電材料の層 3 6 と、層間誘電 (ILD)層 3 8 と、上方導電層 4 0 とを含むことが好ましい。

図10に示されるように、従来の薄膜堆積方法を用いてカルコゲナイド材料層 3 4 を堆積できる。このカルコゲナイド材料層 3 4 は約5 0 0 オングストロームの厚みを有することが好ましい。これらメモリセルのための代表的なカルコゲナイド組成物は70%よりも低く、代表的には約60%より低く、一般的には約2 3%~56%の程度に低い範囲のTe、最も好ましくは約48%~56%の平均 濃度のアモルファス状態のTeを含む。Geの濃度は、一般には約15%よりも大であって、平均約17%~44%の低い濃度であり、一般に50%よりも低いGeのままであり、このクラスにおける他の基本成分元素はSbである。ここに示したパーセントは原子パーセントであり、成分元素の原子は総計100%であ

る。特に好ましい実施形態では、これらメモリセルのためのカルコゲナイド組成物は約56%のTe 濃度と、約22%のGe 濃度と、約22%のSb 濃度から成る。これらの材料は一般にTe Ge Sb Loo-(1,1)を特徴とし、ここで a は約70%以下であり、約40%~約60%の間にあることが好ましく、b は約15%よりも大であって、50%未満であり、約17%~44%の間にあることが好ましく、残りはSbである。

炭素層 3 5 は 6 0 0 オングストロームの厚みであることが好ましく、図11に示されるように従来の薄膜堆積技術を用いてカルコゲナイド層 3 4 上に設けられる。更に図11に示されるように、従来の堆積技術を用いてカーボン層 3 5 上に導電材料の層 3 6 を堆積する。よって、導電材料の層 3 6 はカルコゲナイドメモリセルに対する上方電極となる。導電材料の層 3 6 は好ましくは窒化チタン(TiN)であるが、TiNまたはカーボンからも構成でき、約500オングストロームの厚みを有する。その後、図12に示されるように、従来のマスキングおよびエッチング技術を用いて層 3 4 ~ 3 6 をエッチバックする。


次に、図13に示されるように、従来の薄膜堆積技術を用いてILD層38を塗布する。このILD層38は約3500オングストロームの厚みであり、酸化シリコンから成ることが好ましい。次に、図14に示されるように、従来のマスキングおよびエッチング方法を用いてILD層38をエッチバックし、上方導電グリッド40による導電材料の層36、すなわち上方電極への接続部を設ける。まず最初に、従来の薄膜堆積方法を用いて導電性材料の開孔を行い、次に図15に示されるように、ILD層38の表面上に延びる上方導電性グリッド相互接続部を形成するように、導電材料をエッチングすることにより、上方導電性グリッド相互接続部40を設けることができる。この上方導電性グリッド40の材料は、材料、例えばTi、TiNまたはアルミニウムから構成でき、アルミニウムから構成することが好ましい。

特に好ましい実施形態では、上記方法を利用して上方および下方導線、すなわち電極のX-Yグリッドによってアクセス可能なカルコゲナイドメモリセルのアレイを形成する。特に好ましい実施形態では、当業者であれば理解できるように


、個々のカルコゲナイドメモリセルとの読み出し、書き込み動作ができるように、カルコゲナイドメモリセルと直列に、更にダイオードを設ける。本発明は複数のカルコゲナイドメモリセルを形成できるように、下方電極、例えばポリシリコン層 2 2 上に複数の先端 3 0 を製造することを含む。図面は本発明の説明を容易にするために、1 つの先端 3 0 しか示していない。更に、各層に対して種々の材料を利用できるが、当業者であれば理解できるように、種々のエッチング方法中に適当な選択性が得られるように、各層に対して選択される特定の材料を選択すべきある。

本明細書およびここに開示された本発明の実施について検討すれば、当業者には本発明の他の実施形態が明らかとなろう。本明細書および実施形態は次の請求の範囲に示した本発明の範囲および要旨の範囲内で単なる例を示すものである。


【図1】




【図2】




[図3]




【図4】






【図5】



【図6】



[図7]





FIG.7

【図8】



【図9】






FIG.9


[図10]



【図11】



【図12】



【図13】




FIG.13

【図14】




FIG.14

[図15]




FIG.15

【手続補正書】特許法第184条の8第1項

【提出日】平成11年1月6日(1999.1.6)

【補正内容】

請求の範囲

1. 基板上に第1導電層を設ける工程と、

前記第1導電層の盛り上げられた部分を形成するように前記第1導電層をパターン化する工程と、

前記盛り上げられた部分を含む前記第1導電層上に絶縁層を設ける工程と、

前記第1導電層の前記盛り上げられた部分の一部を露出するように前記絶縁層の一部を選択的に除去する工程と、

前記導電層の前記盛り上げられた部分の前記露出した部分上にプログラム可能なレジスト性材料を堆積する工程とを備えた、電気的コンタクトを製造する方法

- 2. 前記プログラム可能なレジスト性材料に接触する第2導電層を堆積する工程を更に含む、請求項1記載の方法。
- 3. 前記プログラム可能なレジスト性材料が、カルコゲナイド材料を含む、 請求項 2 記載の方法。
 - 4. 第1導電層をパターン化する工程の前に、

前記第1導電層上に酸化物の層を形成する工程と、

離間した酸化物パターンを形成するように前記酸化物層をパターン化する工程とを更に含む、請求項3記載の方法。

- 5. 前記第1導電層をパターン化する工程が、各酸化物パターンよりも下方で前記第1導電層内に盛り上げられた部分が形成されるように、前記第1導電層をエッチングすることを含む、請求項4記載の方法。
- 6. 絶縁層を設ける工程が、前記盛り上げられた部分と同じ厚みに前記絶縁層を堆積することを含み、本方法が更に、

前記盛り上げられた部分の頂部部分を露出するように前記絶縁層部分を選択的に除去する工程を含む、請求項5記載の方法。

- 7. 各盛り上げられた部分にカルコゲナイド材料のパターンを形成する工程と、カルコゲナイド材料の各パターンに第2導電層を形成する工程とを更に含む、請求項6記載の方法。
- 8. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbのうちの少なくとも2つの組成物から成る群から前記カルコゲナイド材料を選択した、請求項7記載の方法。
- 9. 前記カルコゲナイド材料がTe、Ge。Sb。の比(ここでa、bおよび c は成分元素の総計が100%となり、 $a \le 70$ 、15 \le $b \le 50$ 、c = 100 -(a+b) となる原子%である)でTe、GeおよびSbを含む、請求項8記載の方法。
 - 10. 第1表面を有する基板と、

前記第1表面に設けられた、盛り上げられた部分を有する第1導電層と、

前記第1導電層に重なり、前記盛り上げられた部分の一部を露出する絶縁層と、前記第1導電層の前記盛り上げられた部分の前記露出した部分に接触するように設けられた、プログラム可能なレジスト性材料の層とを含み、前記盛り上げられた部分の前記露出した部分が前記第1導電層の前記盛り上げられた部分の他の部分よりも狭くなっている集積回路。

- 11. 前記第1導電層の前記盛り上げられた部分の高さが前記絶縁層の厚みにほぼ等しい、請求項10記載の集積回路。
- 12. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求項10記載の集積回路。
- 13. プログラム可能なレジスト性材料の前記層に結合された第2導電層を更に含む、請求項10記載の集積回路。
- 14. 前記第1導電層の前記盛り上げられた部分がほぼ切頭円錐形となっている、請求項10記載の集積回路。
- 15. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbの うちの少なくとも2つの組成物から成る群から前記カルコゲナイド材料を選択し た、請求項12記載の集積回路。

- 1.6. 前記カルコゲナイド材料がTe、Ge、Sb、の比(ここでa、bおよびcは成分元素の総計が1.0.0%となり、 $a \le 7.0$ 、 $1.5 \le b \le 5.0$ 、c = 1.00 ー (a + b) となる原子%である)でTe、GeおよびSbを含む、請求項1.2記載の集積回路。
- 1 7. 4 0 ≤ a ≤ 6 0 であり、1 7 ≤ b ≤ 4 4 である、請求項 1 6 記載の集 積回路。
- 18. 前記プログラム可能なレジスト性材料層を通過する総電流が2ミリアンペアである、請求項10記載の集積回路。
- 19. 第1部分および第2部分を有し、この第2部分から第1部分への方向に連続的に幅が狭くなっている第1電極と、

前記第1電極に接触するように設けられたプログラム可能なレジスト性材料の層と、

プログラム可能なレジスト性材料の前記層に結合された第2電極とを含む集積回路。

- 20. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求項19記載の集積回路。
- 21. 前記プログラム可能なレジスト性材料および前記第2電極を囲む絶縁材料の層を更に含む、請求項19記載の集積回路。
- 22. プログラム可能なレジスト性材料の前記層が切頭円錐形形状である、請求項19記載の集積回路。
 - 23. 複数のメモリセルを含み、前記各メモリセルが、

第1部分および第2部分を有し、この第2部分から第1部分への方向に連続的

に幅が狭くなっている第1電極と、

前記第1電極に接触するように設けられたプログラム可能なレジスト性材料の層と、

プログラム可能なレジスト性材料の前記層に結合された第2電極と、

を含む集積回路メモリ。

24. 前記プログラム可能なレジスト性材料がカルコゲナイドを含む、請求

項23記載の集積回路メモリ。

- 25. 各メモリセルが、前記プログラム可能なレジスト性材料および前記第2電極を囲む絶縁材料の層を更に含む、請求項23記載の集積回路メモリ。
- 26. 前記第1の電極が切頭円錐形形状である、請求項23記載の集積回路メモリ。
 - 27. 半導体基板に導電層を塗布する工程と、

前記導電層に離間したパターンを有する酸化物層を塗布する工程と、

各酸化物層パターンの下方にて、前記導電層内に先端部分が形成されるよう、 前記導電層をエッチングする工程と、

前記導電層の先端部分をカバーするように前記導電層上に絶縁層を堆積する工程と、

前記導電層の先端部分の頂部部分を露出するように前記絶縁層の一部を選択的に除去する工程とを備えた、集積回路内に導電路を製造する方法。

- 28. 導電路の各先端部分の高さとほぼ同じ厚みに前記絶縁層を堆積する、 請求項27記載の方法。
- 29. 前記除去する工程が、先端部分の頂部部分を露出するように、化学的機械的な研磨を行うことを含む、請求項28記載の方法。
 - 30. 基板に第1導電層を塗布する工程と、

前記第1導電層に、複数の離間したパターンを含む酸化物層を塗布する工程と

酸化物層パターンの各々の下方に先端部分が形成されるように、前記第1導電層をエッチングする工程と、

前記酸化物層を除去する工程と、

前記先端部分を含む前記第1導電層に絶縁層を堆積する工程と、

先端部分の頂部表面を露出するように、前記絶縁層の一部を除去する工程と、

各先端部分の頂部表面にカルコゲナイド材料の層を塗布する工程と、

カルコゲナイド材料の各層に第2導電材料を塗布する工程とを含む、カルコゲナイドメモリセルを製造する方法。

- 31. Se、Te、Ge、Sb並びにこれらSe、Te、GeおよびSbの うちの少なくとも2つの組成物から成る群から前記カルコゲナイド材料を選択し た、請求項30記載のカルコゲナイドメモリセルを製造する方法。
- 32. 前記カルコゲナイド材料がTe、Ge、Sb。の比(ここでa、bおよびcは成分元素の総計が100%となり、 $a \le 70$ 、 $15 \le b \le 50$ 、c = 100 (a + b) となる原子%である)でTe、GeおよびSbを含む、請求項31 記載のカルコゲナイドメモリセルを製造する方法。
- 3 3 . 4 0 ≦ a ≦ 6 0 であり、1 7 ≦ b ≦ 4 4 である、請求項 3 2 記載のカルコゲナイドメモリセルを製造する方法。

【国際調査報告】

	INTERNATIONAL SEARCH R	EPORT	in attenut App	ication No		
			PCT/US 97	/17711		
IPC 6	FICATION OF SUBJECT MATTER H01L27/24					
	o International Patent Classification (IPC) or to both national classificat	ion and IPC				
B. FIELDS	SEARCHED Cumunistion searched (classification system followed by classification	a purmba le t				
IPC 6	H01L	i by i bots y				
Documentat	ion searched other than minimum documentation to the extent that su	ch documents are inclu	ided in the fields sea	rched		
Electronic data base consulted during the International search (name of data base and, where practical, search terms used)						
	ENTS CONSIDERED TO BE RELEVANT					
Category •	Citation of document, with indication, where appropriate, of the relev		Relevant to claim No.			
X	EP 0 005 265 A (SIEMENS AG) 14 November 1979 see abstract; figure 3			1		
X,P	WO 96 41380 A (MICRON TECHNOLOGY December 1996 see page 11, line 17 - page 13; f			1-3		
<u> </u>	ner documents are listed in the continuation of box C.	X Patent family	members are listed i	п агиех.		
"A" docume consid "E" earlier or filing d "L" docume which ottetion "O" docume other of "P" docume istar the Date of the 12"	and defining the general state of the art which is not ered to be of particular relevance locument but published on or after the international ate in which may throw doubts on priority claim(s) or is existed to establish the publicationdate of another in or other special reason (as aspecially port referring to an oral disclosure, use, antibition or means are published prior to the international tiling date but were the priority date claimed accusal completion of the international search. 7 August 1998	c.tid to understar invention "X" document of partic carnot be considing to be considing to the considing of the considing to the considing of the consideration of th	d not in conflict with a the criedpic of the bred novel or cannot we step when the do ular relevance; the a rand to involve an in- pined with one or mo challon being obvior of the came patent the international sea	the application but sony underlying the laimed invention be considered to current is taken alone kurred evention cantre step when the re other such docu- us to a person skilled family		
Name and n	railing address of the ISA European Patent Office, P.B. 5818 Patentiasn 2 NL - 2280 HV Rijawijk Tel. (+31-70) 340-2040, Tx. 31 651 apo ni, Fax: (+31-70) 340-3016	Authorized officer	s, L			

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

tn sticeal Application No PCT/US 97/17711

Patent document cited in search report		Publication date		Patent family member(6)	Publication date	
EP 0005265	A	14-11-1979	DE	2820403 A	15-11-1979	
			AR	215395 A	28-09-1979	
			AT	1346 T	15-07-1982	
			AU	531087 B	11-08-1983	
			AU	4686379 A	15-11-1979	
			BR	7902846 A	27-11-1979	
			DE	2858153 C	18-10-1984	
			ĒΡ	0069824 A	19-01-1983	
			GB	2020921 A.B	21-11-1979	
			JP	54147826 A	19-11-1979	
			US	4576670 A	18-03-1986	
WO 9641380	A	19-12-1996	AU	5987296 A	30-12-1996	

Form PCT/ISA/210 (patent family armex) (July 1992)

フロントページの続き

(81)指定国 EP(AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA(BF, BJ, CF , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP(GH, KE, LS, MW, S D, SZ, UG, ZW), EA(AM, AZ, BY, KG , KZ, MD, RU, TJ, TM), AL, AM, AT , AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, F I, GB, GE, GH, HU, ID, IL, IS, JP , KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, M W, MX, NO, NZ, PL, PT, RO, RU, SD , SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW